PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2002-208673

(43)Date of publication of application: 26.07.2002

(51)Int.Cl.

H01L 25/07 H01L 25/18 H01L 25/065

(21)Application number: 2001-002437

H01L 25/06


(22)Date of filing: 10.01.2001

(71)Applicant : MITSUBISHI ELECTRIC CORP

(72)Inventor : ITANI NORITAKA OTA TATSUO

(54) SEMICONDUCTOR DEVICE AND POWER MODULE (57) Abstract: PROBLEM TO BE SOLVED: To provide a power module

for which the increase in area is suppressed, the increase in time and cost required for manufacture is suppressed, and an inspection matched with the rating of an element is performed in a chip state. SOLUTION: A semiconductor device is constituted by laminating a chip, where a reflux diode 2a is formed onto the chip mounting a switching element 1a thereon, and by fixing planar connection terminals Te1, Tc1 and Tc2 to the main surfaces of both chips and between both chips. By using a plurality of the semiconductor devices, the power module is constituted. Thus, the increase in the area is suppressed. Also, since the planar connection terminals are adopted, the need for using a bonding wire for connections to both chips is eliminated and the disadvantages of the time and the cost required for the manufactured that the bonding wire has is dissolved. Further, a large current is made to flow to the planar connection terminals Te1 and Tc2, and the inspection matched with the rating of the element is carried out.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-208673

(P2002-208673A) (43)公開日 平成14年7月26日(2002.7.26)

(51) Int.Cl.7		識別記号	FI		テーマコード(参考)
H01L	25/07		H01L	25/04	С
	25/18			25/08	Z
	25/065				


		審查請求	未請求 請求項の数5 OL (全 11 頁)
(21)出願番号	特顧2001-2437(P2001-2437)	(71)出順人	000006013 三菱電機株式会社
(22)出顧日	平成13年1月10日(2001.1.10)		東京都千代田区丸の内二丁目2番3号
		(72)発明者	為谷 典孝 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(72)発明者	太田 達雄 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(74)代理人	100089233 弁理士 吉田 茂明 (外2名)

(54) 【発明の名称】 半導体装置およびパワーモジュール

(57)【要約】

【課題】 面積の増大が抑制でき、かつ、製造に要する 時間およびコストの増大を抑制することが可能で、チッ プ状態で素子の定格に見合った検査を行うことができる パワーモジュールを提供する。

【解決手段】 還流ダイオード2 a が形成されたチップ をスイッチング素子 1 a が形成されたチップ上に積層 し、両チップの主面と両チップ間とに平板状の接続端子 Te1, Tc1, Tc2を固着して半導体装置を構成す る。そして、この半導体装置を複数用いてパワーモジュ ールを構成する。これにより、面積の増大が抑制でき る。また、平板状接続端子を採用するので、両チップへ の接続にボンディングワイヤを用いる必要がなく、ボン ディングワイヤの有していた、製造に要する時間および コストのデメリットが解消される。さらに、平板状接続 端子Tel.Tc2に大電流を流して素子の定格に見合 った検査が行える。



1a:スイッチング素子 2a:ダイオード

【特許請求の範囲】

【請求項1】 制御電極、電流入力電極および電流出力 電極を有するスイッチング素子が形成され、互いに対向 する第1 および第2の主面を含む第1のチップと、

アノード電極およびカソード電極を有するダイオードが 形成され、互いに対向する第1および第2の主面を含 み、前記第1のチップ上に積層された第2のチップと、, 前記第1のチップの前記第1の主面に固着された第1の 平板状格結器子と

前記第1および第2のチップ間に挟まれ、前記第1のチップの前記第2の主面と前記第2のチップの前記第1の 主面とに固着された第2の平板状接続端子と、

前記第1の平板状接続端子に電気的に接続され、前記第2のチップの前記第2の主面に固着された第3の平板状接続端子とを備える半導体装置。

[請求項2] 請求項1に記載の半導体装置であって、 前配第2の平板状態統端子、並びに、前配第1または第 3の平板状態統端子は、同一方向に外方へ延在し、 その一方は他方よりも長く延在し、

前記一方および他方の延在部分が、少なくとも前記他方 の延在する長さまでは段違い構造を呈する半導体装置。 【請求項3】 請求項1に記載の半導体装置であって、 機能針入パッケージと、

前記樹脂封入パッケージから外方に露出したヒートシン クとをさらに備える半導体装置。

【請求項4】 回路パターン導体層が形成された基板と、

前記基板上に配置された、複数の請求項1ないし請求項 3のいずれかに記載の半導体装置とを備え、

前記複数の半導体装置のうち2つが一組を構成し、

前記一組中において、一方の有する前記スイッチング素 子の前記電流出力電極と、他方の有する前記スイッチン グ素子の前記電流入力電極とが、前記回路パターン導体 層および前記第1ないし第3のいずれかの平板状接続端 子を介して接続されたパワーモジュール。

【請求項5】 請求項4に記載のパワーモジュールであって、

前記一組は複数組存在し、

前記複数組中の前記一方の有する前記スイッチング素子 の前記電流入力電極が互いに、前記回路パターン導体層 お記電流引電 1ないし第3のいずれかの平板状接続端子 を介して接続され、

前記複数組中の前記他方の有する前記スイッチング素子 の前記電流出力電極が互いに、前記回路パターン導体層 および前記第1ないし第3のいずれかの平板状接続端子 を介して接続されたパワーモジュール。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、インパータ回路 などを含むパワーモジュールに関する。

[00002]

【従来の技術】例として三相インバータ回路において用いられるパワーモジュールの従来例を、図9〜図11に示す。なお、図9はパワーモジュールの実装例を示した上面図であり、図10は図9中の切断線X-Xにおける断面図を、図11は図9のパワーモジュールの回路図をそれぞれ示している。

【0003】 このパワーモジュールは、図11に示すように、スイッチング素子1a~1fのそれぞれと週流ゲイオード(Free Wheeling Diode) 2a~2fのぞれぞれとが逆並列接続された半導体装置を複数用いて構成される。なお、スイッチング素子1a~1fには、1GBで(Insulated Gate Bipolar Transistor)がパワー用パイポーラトランジスタ、パワー用MOSFET(Metal Oxlde Seniconductor Field Effect Transistor)等が採用される。図11では例としてNチャネル形1GBTを採用している。

【0004】図11の回路構成を具体的に説明すると、スイッチング素子1 a~11 の各電流入力電極 (Nチャネル形10BTの場合はコレクタ) が遺流ダイオード2 a~2 fの各カソードにそれぞれ接続され、スイッチング素子1 a~11 fの各電流出力電極 (Nチャネル形10BTの場合はエミッタ) が遺流ダイオード2 a~2 fの各アノードにそれぞれ接続される。そして、ノードU、Wにおいてそれぞれ、スイッチング素子1 a、1 c、1 eの各電流入力電極にそれぞれ接続される。また、スイッチング素子1 b、1 d、1 f の各電流入力電極にそれぞれ接続される。お電 体スイッチング素子1 a、1 c、1 eの各電流入力電板がメードを記しませた。カ電体ストプネティーは、スイッチング素子1 a、1 c、1 eの各電流入力電板がノードAにおいて接続され、スイッチング素子1 b、1 d、1 f の各電流出力電極がノードBにおいて接続される。大電を対しませた。

[0005] なお、図11では、各スイッチング素子1 a~1fの各電流出力電極に、エミッターコレクタ間電 流の強度を検出するためのセンス電極Sa~Sfが設け られた場合を示している。

【0006】また、ノードU, V, Wには、Y字型や∆ 字型等に構成された、3つの接続端を含む三相負荷(図 示せず)が接続され、ノードA, B間には直流電圧が与 えられる。

【0007】スイッチング素子1a~1fの各制御電極 Ga~Gf(IGBTの場合はゲート)には、PWM

(Pulse Pidth Modulation) 信号等の剥削信号が削縮回 信 (図示せず) より与えられる。この制能信号が所定の タイミングで与えられることにより、各スイッチング素 子 1 a ~ 1 f がオン・オフして任意の周波数の交流電圧 が発生し、その交流電圧がノードリ、V、Wに接続され た三相負新の端子に印加される。

[0008]

【発明が解決しようとする課題】さて、図9および図1 0に示すように、従来のパワーモジュールでは、スイッ チング素子 1 a ~ 1 f 志よび遠流ダイオード 2 a ~ 2 f の名チップがそれぞれ並履されて、基板 4 の表面に設けられた回路パケーン導体層 3 a 、 3 b 、 3 c 1 。 3 c 2 。 3 c 3 上にはんだ等の接合用機材 6 によって固着されている。そして、スイッチング素子 1 a ~ 1 f の電流入力電標側はおよび遠流ダイオード 2 a ~ 2 f との連立外接続は、スイッチング素子 1 a ~ 1 f の電流入力電標側および遠流ダイオード 2 a ~ 2 f との並少上が開たついては名回路パケーン専体圏 3 a 3 b 、3 c 1 、3 c 2 。 3 c 3 c 3 により行われ、電流出力電極側およびアノード側についてはポンディングワイヤ 5 g 、5 1 ,5 k ,5 1 ,5 n ,5 n により行われる。

【0009】また、各制御電極Ga~Gfおよび各回路 パターン導体層3a,3c1,3c2,3c3と外部の 接続も、ポンディングワイヤ5a~5f,5h,5j, 5m,5o,5gにより行われる。

【0010】なお、煩雑な表示を避けるため、図9においてはセンス電板Sa~Sfを図示していない。

【0011】上記のような構成でスイッチング素子と選流ダイオードとを実装する場合、両者を並履していることから、パワーモジュールの面積が大きくなるという問題があった。特に、スイッチング素子および還流ダイオード以外の他のディスリルート素子や制御回路などをも、パワーモジュールの基板上に配置する場合、パワーモジュールの面積がさらに大きくなるため、スイッチング素子と選流ダイオードとが占める面積はできるだけ小さい方が望ましい。

【0012】また、上記の構成の場合、各電機間の接続にはボンディングワイヤを用いているが、このボンディ ングワイヤには例えばアルミニウム製の細線が採用される。しかし、例えば300μm径のアルミニウム製ワイヤの場合、9 A以上の電液を流すと溶析してしまうため、図9のようにボンディングワイヤを複数本差別に設ける必要があった。パワーモジュールの電流流電量が大きなあほど、必要なボンディングワイヤを扱い本数も増加し、製造に要する時間およびコストが増大していた。【0013】さらに、ボンディングワイヤを削いる場合、ボンディング随所の図着の出来具合が悪いとパワーモジュールの動作信頼性に影響が出てくるので、ボンディングワイヤ以外の接続だ法が求められていた。

【0014】また、上記構成のパワーモジュールでは、 棚脂封入したり密封容器内に配置してパワーモジュール い外部接続端子を設ける前にチップ状態で検査を行う場合、先端が針状のプローブピンを各チップの電極に当 て、そこに電流を流して行っていた。しかしプローブピ ンでは大電旅を流すことはできず、素子の定格に見合っ た検査は、樹脂封入工程等の外部接続端子を設ける工程 を経た後にしが行うことはできなかった。

【0015】そこで、この発明の課題は、面積の増大が 抑制でき、かつ、製造に要する時間およびコストの増大 を抑制することが可能で、チップ状態で素子の定格に見 合った検査を行うことができるパワーモジュールを提供 することにある。

[0016]

「課題を解決するための手段」請求項1に超級の発明 は、制御電極、電流入力電極および電流出力電極を有す るスイッチング素子が形成され、互いに対向する第1お よび第2の主面を含む第1のチップと、アノード電極お よびカソード電極を有するダイオードが形成され、互い に対向する第1および第2のチップと、前記第1のチップ ルで、東京の本のでは、東京の本のでは、東京の の前記第1の主面に図着された第1のチップと の前記第1の主面に図着された第1のチップの前記第1の のチップの前記第2の主面と前記第2のチップの前記第 のチップの前記第2の主面と前記第2のチップの前記第 第1の平板状接続端子に電気的に接続され、前記第2の チップの前記第2の主面に図着された第3の平板状接続端 発来とを概える半導体接置である。

【0017]請求項2に配載の発明は、請求項1に配載 の半導体接置であって、前位第2の平板状接続端子、並 びに、前記第1または第3の平板状接続端子は、同一方 向に外方へ延在し、その一方は他方よりも板、延在し、 前記一方および他方の延在部分が、少なくとも前記他方 の延在する長さまでは段違い構造を呈する半導体装置で ある。

[0018]請求項3に記載の発明は、請求項1に記載 の半導体装置であって、樹脂封入パッケージと、前記樹 脂封入パッケージから外方に露出したヒートシンクとを さらに備える半導体装置である。

【0019】請求項4に記載の発明は、回路パターン導体層が形成された基板と、前記基板上に配置された。 数の請求項1をいし請求項3のいずれかに記載の半導体 装置とを備え、前記複数の半導体装置のうち2つが一組 を構成し、前記一組中において、一方の有する前記スペ ッチング素子の前記電流出力電極と、他方の有する前記 スイッチング素子の前記電流力電極とが、前記回路パ ターン海体層もよび前記第1をいし第3のいずれかの平 板状接続端子を介して接続されたパワーモジュールであ る。

[0020] 請求項5に記載の発明は、請求項4に記載のパワーモジュールであって、前記一組は複数相存し、前記被数組中の前記一売の有する前記スイッチング素子の前記電流入力電極が互いに、前記回路パターン導体層および前記第1ないし第3のいずれかの平板状接続端子を介して接続され、前記複数組中の前記他方の有する前記スイッチング素子の前記電流出力電極が互いに、前記回路パターン導体層および前記第1ないし第3のいずれかの平板状接続端子を介して接続されたパワーモジュールである。

[0021]

【発明の実施の形態】< 実施の形態 1 > 本実施の形態 1 > 本実施の形態 1 、一つのダイオードが形成されたチップを一つのスイ サデング素子が形成されたチップ上に積層し、両チップ の主面と両チップ間とに平板状の接続署子及関章することにより、面積の増大が抑制でき、かつ、製造に要する時間およびコストの増大を抑制することが可能で、チップ状態で検査を行うことができる、パワーモジュールに適用可能な生態体装置である。

【0022】図1および図2に本実施の形態に係る半轉 体装置M1を示す。図1は半導体装置M1の上面図であ り、図2は図1中の方向入から見た半導体装置M1の側 面図である。なお、図1および図2においては樹脂封入 パッケージスを破縮で示し、半導体装置M1のパッケー ジ外部の機数が示されている。

【0023】この半導体装置M1は、図11の回路図に 示したスイッチング素子1a~1fと遺流がイオード2 a~2fとの逆並列接続の一組をパッケージ化したもの である。ここでは例として、スイッチング素子1aと遺 流ダイオード2aとの組を取り上げる。

【0024】さて、図2に示すようにこの半導体装置M 1においては、週流ダイオード2aが形成されたチップ が、スイッチング素子1aが形成されたチップ上に積層 されている。そして、週流ダイオード2aのチップのア ノード側の主面と、スイッチング素子1aのチップの電 流出力理機側の主面とが、導電性で平板状の接続端子T e1を介して導電性接着シート62,63により固着さ れている。

【0025】また、遺流ダイオード2aのチップのカソード側の主面、およびスイッチング素子1aのチップの電流入力電格側の主面にもそれぞれ、導電性で平板状の接続端子Tcl,Tc2が導電性接着シート64。61によりそれぞれ固着されている。

【0026】 C2で、 導電性検着シート61~64はいずれも、エポキン系樹脂に金属粉末を混ぜ合わせて生成された導電性樹脂をシート状に形成したものであり、各平板状接続端子Te1、Tc1、Tc2を、 週流ダイオード2 aのチップおよびスイッチング業子1 aのチップに固着するために用いられる検着材料である。

[0027] さて、平板块転続端子Tc2は、スイッチング素子1aのチップと階同じ面積を有する部分と、そから外方へ延在し、外部への接続端子として機能する延在部分とからなる。また、平板状接続端子Tc1は、遺流ダイオード2aのチップと略同じ面積を有する部分とからなる。この接続部子Tc2の延在部分への接続部分とからなる。この接続部分は砂球化下向きに屈曲しており、樹脂封入パッケージR内の延在部分の表面の一部である接合部J1にて平板状接続端子Tc2に接続されている。

【0028】また、平板状接続端子Telは、還流ダイオード2aのチップと略同じ面積を有する部分と、そこ

から外方へ延在し、外部への接続端子として頻能する延 在部分とからなる。この延在部分も段状に下向きに屈曲 しており、半導体装置M 1 の底面と同じ高さに掃えられ ている。なお、平板状接続端子下 e 1 と平板状接続端子 T c 2 とは同一方向に外方へ延在し、それらの延在部分 はともに段強。構造を呈している。

【0029】また、スイッチング素子1 aのチップの電流出力電極側の主面には、制御電機でaの領域が設けらており、この領域と平板状接続端子7gとがポンディングワイヤ5aで接続されることによって外部からの制御信極でるに伝達される。

[0030]また、上記主面には制御電極の a に加え、センス電腦 S a および平板状接続端子 T e 1 への出力とは別個のマルチ出力用の電流力電極 E a の関域も設けられており、これら各領域と平板状接続端子 T s, T e 2 とがボンディングワイヤ S a でそれぞれ接続されてい ***

【0031】これら平板状接続端子Tg, Ts, Te 1, Te2, Tc1, Tc2は、例えば銅板を適当な形 状に切り出して形成できる。なおここでは、平板状接続 端子Tc1, Tc2を別個の部材としているが、平板状 接続端子Tc1, Tc2を一体化した形状のものを銅板 等から切り出して平板状接続端子Tc1, Tc2の代わ りに用いてもよい。

【0032]またことでは、平板状接続端子T8、Ts、Te2を、ボンディングワイヤラ により削削電極 Ca、センス電極Saおよびマルチ出力用電池出力電極 Eaに接続する構成例を示したが、ボンディングワイヤ 5aを用いずに、平板状接続端子T8、Tsをスイング架子1aの電池出力電板に熔粘しないような形状に加工して、また、平板状接続端子Te2については、マルチ出力用電流出力電板Eaが出して、までは一般を多っトる1~64~同様の接着材料を用いて直接、制御電板Ea、センス電板Saおよびマルチ出力用電流出力電板Ea、センス電板Saおよびマルチ出力用電流出力電板Eaのみそれぞれに顕著とすでもよい。

【0033】上記のような構成が樹脂封入パッケージR によりパッケージ化されて、半導体接置M1からは平板 状接続端子Tel, Te2, Ts, Tg, Tc2のみが 外部に延在する。

【0034】このように、還流ダイオード2aが形成されたチップがスイッチング素子1aが形成されたチップ 上に親層されているので、スイッチング素子1aとダイオード2aとを並置して実装する場合に比べ、半導体装置の面積の増大が抑制できる。

【0035】また、両チップに平板状接続端子Tel. Tcl, Tc2が固着されているので、両チップの各電 低への接続にポンディングワイヤを用いる必要がない。 しかも、ポンディングワイヤに比べて広い面積で各電極 への接続が行えるので、電流容量が大きくとれ、かつ、 接続を確実なものとすることができる。よって、ボンディングワイヤの有していたデメリット(ボンディングワイヤの必要を数の増加による製造時間およびコストの増大、およびボンディング箇所の接合不良による動作信頼性の問題)が解消される。しかも、広い面積で各種様に 機続していることから、動作中の放熱効果も高い。

[0036] さらに、平板状核続端子で1、Tc2 を、そのまま外部接続端子として用いることができると とから、プローブピンを用いた検査に限定されずに、樹 脂封入工程を行う前にチップ状態で素子の定格に見合っ た大電流を平板状接続端子で1、Tc2間に流す検査 を行うことができる。よって、樹脂封入工程を行う前に 不身鳥のお能を行うことが可能となる。

【0037】なお、本実施の形態においては、スイッチング素子1aのチップの電池出力電極側の主面に制御電極しの主面に制御電極区a、セスマ電極区a、市が、中ド2aのチップのアードの場合である。 一ド2aのチップのアノード側とが平板状接続端子下と下2aのチップのアードのサーンが、アンを裏返して、制御電極区aの根域をスイッチング素子1aのサップの電池、力運極側の主面に設け、電流力運転側を重要である場合にある場合にある。またで、カーでは、当成ゲイオード2aのチップのカソード側とを平板状接続端子Telを付えている。カーデのアード側に平板状接続端子Telが接続され、スイッチング素子1aのチップのアカップのアプーで側に平板状接続端子Tclが接続され、スイッチング素子1aのチップのアカップのアカーで側に平板状接続端子下c2が接続され、スイッチング素子1aのチップの電流出力電極側に平板状接続端子下c2が接続され、スイッチング素子1aのチップの電流出力電極側に平板状接続端子下c2が接続され、スイッチング素子1aのチップの電流出力電極側に平板状接続端子下c2が接続される。

【0038】 なお、本実施の形態に係る半導体装置と類似した構成を採る技術が、特開2000-1648の ら公報に配越されている。この公報の図1によれば、ス イッチング業子のチップとダイオードのチップとを積層 するというアイデアは開示されているものの、両チップ 加および両チップの主面を平板技術端子で必該することが開示されておらず、本願発明とは異なる。また、こ の公報の図1では、最表面刷のチップの主面にボンディ、 グリフイヤが接続されているが、このようにボンディン グワイヤを用いると、上述したような接合不良等の問題 が残り、また、半導体装置自体の小型化も開音される。 本願発明の場合は平板技術端子を用いることから、こ のような問題は生じない。

【0039】<実施の形態と、本実施の形態は、実施の 形態1にかかる半導体装置の変形例である。すなわち、 本実施の形態においては、外部に延在した平板投接続編 子Te1, Tc2のうちTe1の方をTc2よりも長く 延在させて、少なくともTc2の延在市る長さまでは、 Te1の延在部分とTc2の延在部分とが役違い構造を 呈するようにした半導体装置である。

【0040】図3および図4に本実施の形態に係る半導体装置M2を示す。図3は半導体装置M2の上面図であ

り、図4は図3中の方向Aから見た半導体装置M2の側 面図である。なお、図3および図4においても樹脂封入 パッケージRを破線で示し、半導体装置M2のパッケー ジ内部の構造が示されている。

[0041] 図3および図4から分かるとおり、実施の 影盤1にかかる半導体装置M1との違いは、平板状接続 端子Te1の延在部分の長さが平板状接続端子Tc2の 延在部分の長さよりも大きく設定されている点。およ び、少なくとも平板状接続端子Tc2の延在する長さま では平板状接続端子Tc1の建在部分とTc2の延在部 分とが段速・構造を呈している点、の2点である。 『10442』を2040の編巻は生体の影像1にからと準

【0042】その他の構成は実施の形態1にかかる半導体装置M1と同様のため、説明を省略する。

【0043】このように、平板状核結署子Te1の延在部分の長さよりも大きく設定され、少なくと中板状接続端子Tc2の延在部分の長さよりも大きく設定され、少なくと中板状接続端子Te1の延在部分と平板状接続端子Tc2の延在部分と平板状接続端子Tc2の延在部分と平板状接続端子Tc2の延在部分と平板状接続端子Tc1、下表流の形態にかかる半導体装置M2が複数個並列に基板上に配置され、平板状接続端子Te1、Tc2の延在部分が並列の向きと直角に延在するように配置され、半導体装置M2の並列の向きと同方向に呼び下板状接接端等Tc2に共連接続される回路パターンが基板上に形成されている場合に、平板状接続端子Tc1の延在部分がその回路パターンと短絡することがない。なお、このことの具体例については、実施の形態4において述べる。

【0044】なおここでは、平板状接続端子Tc2の延在部分は半解体接置M2の底面と同じ高さとなっている
が、例えば、樹脂封入パッケージR内で平板状接続端子
Tc2の延在部分を段状に上向きに屈曲させ、外方に延
在する部分を半導体装置M2の底面よりも高い位置に設
けてもよい。その場合も、平板状接続端子Tc2の延在
部分と平板状接続端子Te1の延在部分とが段違い構造
を呈するようにしておけばよい。

【0045】 <実施の形態も、実施の形態を、実施の形態をしたかる半導体装置の姿形例である。すなわち、本実施の形態においては、平板状接続端子Tc2の代わりに平板状態端子Tc1を観腊封入パッケージRから、外部に延在させ、一方、平板状態が端子Te1については、延在部分の風曲を観勝計入パッケージ尺内に収めるようにして、延在部分の高さを半導体装置MIの底面と同じに揃える。そして、外部に延在した平板状態結端子下e1, Tc1のうちTc1の方をTe1とりも長く延在させて、少なくとも平板状態結端子Te1の延在する長とまでは、平板状接続端子Tc1の延在部分とTe1の延在部分とTe1の延在部分とTe1の延在部分とTe1の延在部分とTe1の延在部分とTe1の延在部分とTe1の延在部分と下e1の延在部分と下e1の延在部分と下e1の延在部分と下8

【0046】図5および図6に本実施の形態に係る半導体装置M3を示す。図5は半導体装置M3の上面図であり、図6は図5中の方向Aから見た半導体装置M3の側

面図である。なお、図5および図6においても樹脂封入 パッケージRを破線で示し、半導体装置M3のパッケー ジ内部の構造が示されている。

【0047】図5および図6から分かるとおり、実施の 形態1にかかる半導体装置M1と異なって、平板状接続 端子Te1の延在部分の屈曲が樹脂封入パッケージR内 に収められ、外部への延在部分の高さが半導体装置M1 の底面と同じに揃えられている。

[0048]また、平板状態候端子TC1は、漫流ダイオード2aのチップと略同じ面積を有する部分と、そこから延在し、外部への接続端子として機能する延在部分とからなる。また、平板状態候端子Tc2は、スイッチング素子1aのチップと略同じ面積を有する部分と、平板状態候端子Tc1の延在部分への接続部分とからなる。この接続部分は段状に上向きに屈曲しており、側閣封入パッケージR内の延在部分の表面の一部である接合部 J2にて平板状態候場子Tc1に接続されている延在部分(0049)そして、平板状態機場子Tc1の延在部分

【0049】でして、平板大統領端子ドで1の単位部の の長さが平板状接続端子下e1の延在部分の長さよりも 大きく製定されている。また、少なくとも平板状接続端 子Te1の延在する長さまでは平板状接続端子下c1の 延在部分とTe1の延在部分とが段違い構造を呈してい

【0050】その他の構成は実施の形態1にかかる半導体装置M1と同様のため、説明を省略する。

【0051】このように、平板状接続端子Tc1の延在 節分の長さが平板状接続端子Te1の延在部分の長さよ りも大きく設定され、少なくとも平板状接続端子Tc1の延在部分 とTe1の延在部分とが設強、構造を呈しておれば、本 乗施の形態にかかる半導体装置M3が披坡側学院に基板 上に配置され、平板状接続端子Te1、Tc1の延在部 分が並列の向きと直角に延在するように配置され、半線 体装置M3の並列の向きと同方向に伸びて平板状接続端 子Te1に共通接続される回路パターンが基板上に形成 されている場合に、平板状接続端子Tc1の延在部分が されている場合に、平板状接続端子Tc1の延在部分が されている場合に、平板状接続端子Tc1の延在部分が されている場合に、平板状接続端子Tc1の延在部分が その回路パターンと短絡することがない。このことの具 体例についても、実施の形態々はおいて迷べる。

[0052] なおここでは、平板状接続端子下elのパッケージ外部の延在部分は半導体装置M3の底面と同じ 高さとなっているが、外方に延在する部分を、例えば半 導体装置M3の底面よりも高い位置に設けてもよい。そ の場合も、平板状接続端子Tclの延在部分と平板状接 拡端子Telの延在部分とが段違い構造を呈するように しておけばよい。

【0053】<実施の形態4>本実施の形態は、実施の 形態2および3にかかる半導体装置M2,M3を、例と して図11の三相インパータのパワーモジュールに適用 した場合を示すものである。

【0054】図7は本実施の形態に係るパワーモジュー

ルを示す上面図である。図7に示すように、このパワー モジュールにおいては、半導体装置M2, M3をそれぞ 13つずつ用いて基板4上に配置し、半導体装置M2を 図11におけるスイッチング来子1a, 1c, 1eおよ び遺流ダイオード2a, 2c, 2eの各相に採用し、半 導体装置M3を図11におけるスイッチング来子1b, 1f おおび遺流ダイオード2b, 2d, 2fの各 組に採用している。

【0055】 なお、基板4上には、回路パターン導体層 3a、3b、3c1~3c3、および、半導体装置M 2、M3の平板状接続端子Tgに制御信号を与えるため の制御回路7が設けられている。

[0056] さてこでは、半導体装置M 2 が複数側が 列に基板4上に配置され、平板状接続端子Te1, Tc 2 の延在部分が並列の向きと直角に延在するように配置 されている。そして、平板状接続端子Tc2に共通接続 される回路パターン導体層3 aが、半導体装置M 2 の並 列の向きと同方向に伸びている。

【0057】半導体装置M2に払いては、平板投機が増 子Telの延在部分の長さが平板状接続端子Tc2の延 在部分の長さよりも大きく設定され、少なくとも平板状 接続端子Tc2の延在する長さまでは平板状接続端子T と1の延在部分とTc2の延在部分とが段逸、構造を呈 している。よって、平板状接続端子Te1の延在部分は 回路パターン導体層3aを跨ぐことができ、回路パター /連集層3aを持続するとができ、回路パター /連集層3aを開始するとができ、回路パター /連集層3aを開始するとかがない。

【0058】そして、スイッチング素子1aを含む半導 体装置M2の平板状接続端子Te1の延在部分は回路パ ターン導体層3c1に接続され、スイッチング業子1c を含む半導体装置M2の平板状接続端子Te1の延在部 分は回路パターン導体層3c2に接続され、スイッチン グ素子1eを含む半導体接触2の平板状接続端子Te 1の延在部分は回路パターン導体層3c3に接続され。

[0059]また、半導体装置M3も複数個級部に基板 4上に配置され、平板状接続端子Tel,Telの延在 部分が並列の向きと直角に延在するように配配されてい る。そして、平板状接続端子Telに共通接続される回 部パターン導体層35が、半導体装置M3の並列の向き と同方向に伸びている。

【0060】半導体装置M3においては、平板状接続端 子Tclの延在部分の長さか甲板状接続端子Tclの延在部分の長さよりも大きく設定され、少なくとも平板 接続端子Tclの延在する長さまでは平板状接続端子Tclの延在部分とTelの延在部分とが段遠い構造を呈している。よって、平板状接続端子Tclの延在部分は回路パターン導体層3bを跨ぐことができ、回路パターン導体層3bと短絡することがない。

【0061】なおここでは、半導体装置M3の平板状接 続端子Tc1の延在部分を、回路パターン導体層3c2 および3c3を跨ぐ程度にまで延在させた場合を示している。

[0062] そして、スイッチング素子1bを含む半導体装置M3の平板状接続端子Tc1の延在部分は回路パターン導体層3c1に接続され、スイッチング素子1dを含む半導体技置M3の平板状接続端子Tc1の延在部分は回路パターン導体層3c2に接続され、スイッチング素子1fを含む半導体装置M3の平板状接続端子Tc1の延在部分は回路パターン導体層3c3に接続される。

【0063】こでは、スイッチング素子1 aを含む半 導体接置M2とスイッチング素子1 bを含む半導体装置 M3とが回路がターン導体面 c 1 により 直対接続さ れ、スイッチング素子1 cを含む半導体装置M2とスイ ッチング素子1 dを含む半導体装置M2とスイ ッチング素子1 dを含む半導体装置M2とスイ ン導体圏3 c 2により直列接続され、スイッチング素子 1 eを含む半導体装置M2とスイッチング素子1 fを含 む半導体装置M3とが回路パターン導体層3 c 3 により 直列接続きれている。

[0064] このように、半導体装置M2の一つと半導体装置M3の一つとが一個を構成し、その一組中に指いて、一方の有するスイッチング素子の電流力力電格と、他方の有するスイッチング素子の電流入力電格とが、回路パターン導体層および平板状接続端子を介して接続されることにより、一組のハーフブリッジ回路が構成される。ハーフブリッジ回路が構成される。ハーフブリッジ回路が構成されば、パワーモジュールをインパータとして利用することができる。

[0065]また、実施の形態2および3にかかる半導体装置を用いるので、面積の増大が抑制でき、かつ、製造に要する時間およびコストの増大を抑制することが可能で、チップ状態で検査を行うことができるパワーモジュールを実現することができる。

【0066】なお、本実施の形態では図 1 1 の三相イン バータを削として採用したため、ハーフブリッジ回路が 3 組設けられて、半導体装置M 2 のスイッチング素子の 電流人力電像が互いに回路パターン導体層 3 a および平 板状接続端子T c 2を介して接続され、半導体装置M 3 のスイッチング素子の電流出力電極が互いに回路パター ン導体層 3 b および平板状接続端子T e 1 を介して接続 されている。

[0067] このようにハーフブリッジ回路を複数組数け、それぞれを並列接続すれば多相インバータを構成可能である。また、ハーフブリッジ回路を2組度列接続すれば、単相フルブリッジ回路が構成可能であるし、ハーフブリッジ回路が展立前能であるだけでも、単相ハーフブリッジ回路が確定面能である。

[0068] <実施の形態5>本実施の形態は、実施の 形態1にかかる半導体装置の変形例である。すなわち、 本実施の形態においては、樹脂封入パッケージから外方 に露出するヒートシンクをさらに設ける。 【0069】図8に本実施の形態に係る半導体装置M4の側面図を示す。図8から分かるとおり、実施の形態1 にかかる半導体展M11との通いは、平板技能機等了 c1の上部近傍に樹脂封入パッケージRから半導体装置 M4の外方に露出するヒートシンクHSを設けている点 のみである。

【0070】その他の構成は実施の形態1にかかる半導体装置M1と同様のため、説明を省略する。

【0071】この半導体装置M4が、実施の形態4に係るパワーモジュールに適用される場合のように基板上に配置されたとき、基板側に近い平板状接続端子Tc2は基板を介して放熱することが可能である。一方、基板から遠くなる側の平板状接続端子Tc2に接続されるものの、放熱が充分行われるとは限らない。

【0072】よって、図8のように基板から遠くなる側の平板状接続端子Tclの近傍にヒートシンクHSを設けることにより、放熱効果を高めることができる。

【0073】なお、図8においては、ヒートシンクHSを平板状接続端子Tc1には接触させずに側面針入パッージR内に固定しているが、ヒートシンクHSを平板状接続端子Tc1に接触させるようにしてもよい。ユーザがヒートシンクHSを平板状接続端子Tc1いち終端させるようにしてもよい。ユーザがヒートシンクHSに接触する可能性があるときに、図8のようにヒートシンクHSを平板状接続端子Tc1から終端させておく方が安全であるが、ユーザがヒートシンクHSを平板状接続端子Tc1に接触させて放熱効果を高めればよい。

【0074】なおもちろん、本実施の形態において示したヒートシンクHSは、実施の形態とおよび3にかかる 半導体装置M2、M3にも適用可能であり、その結果当 然に、実施の形態4にかかるパワーモジュールにも適用 される。

[0075]

【発明の効果】請求項1に記載の発明によれば、ダイオ ードが形成された第2のチップがスイッチング素子が形 成された第1のチップトに精層されているので、スイッ チング素子とダイオードとを並置して実装する場合に比 べ、半導体装置の面積の増大が抑制できる。また、第1 および第2のチップに第1ないし第3の平板状接続端子 が固着されているので、第1および第2のチップへの接 続にボンディングワイヤを用いる必要がない。しかも、 ボンディングワイヤに比べて広い面積で各電極への接続 が行えるので、電流容量が大きくとれ、かつ、接続を確 実なものとすることができる。よって、ボンディングワ イヤの有していたデメリットが解消される。しかも、広 い面積で各電極に接続していることから、動作中の放熱 効果も高い。さらに、第1ないし第3の平板状接続端子 を、そのまま外部接続端子として用いることができるこ とから、プローブピンを用いた検査に限定されずに、チ ップ状態で素子の定格に見合った大電流を流す検査を行うことができる。よって、パッケージ工程を行う前に不 良品の排除を行うことが可能となる。

【0076】請求項2に記載の発明によれば、第2の平 板状接続端子、並びに、第1または第3の平板状接続端 そのうち、一方が他方よりも長く延在し、一方および他 方の延在部分が、少なくとも他方の延在する長さまでは 段速、特遣をよするので、本語水項にかかる半端株装置 が複数個並列に基板上に配置され、端子の延在部分が並 列の向きと歯角に延在するように配置され、半導株装置 就では、一般では、一般では、一般では、一般では、一般では、一般では、 続される回路パターンが基板上に形成されている場合 に、一方の延在部分がその回路パターンと短縮すること がない。

[0077] 請求項3に記載の発明によれば、機能對人 パッケージから外方に露出したセートシンクをさらに備 えるので、本請求項にかかる半導体装置が基施上に配置 されたときに基板から遠くなる側の平板状接続端子の近 傍にヒートシンクを設けて、放熱効果を高めることがで きる。

[0079]請求項5に記載の発明によれば、複数組同士が進列接続されているので、本請求項に係るパワーモジュールを例えば三相インパータとして利用することができる。

【図面の簡単な説明】

【図1】 実施の形態1に係る半導体装置を示す上面図

である。 【図2】 実施の形態1に係る半導体装置を示す側面図

である。 【図3】 実施の形態2に係る半導体装置を示す上面図

[図3] 実施の形態とに係る十等体表置を示り上回と である。

【図4】 実施の形態2に係る半導体装置を示す側面図

である。 【図5】 実施の形態3に係る半導体装置を示す上面図

である。 【図6】 実施の形態3に係る半導体装置を示す側面図

である。 【図7】 実施の形態4に係るパワーモジュールを示す

上面図である。 【図8】 実施の形態5に係る半導体装置を示す側面図

である。 【図9】 従来のパワーモジュールを示す上面図であ


る。 【図10】 従来のパワーモジュールを示す断面図であ

【図11】 従来のパワーモジュールの回路図である。 【符号の説明】


T c 1, T c 2, T g, T e 1, T e 2, T s 平板状接続端子、1 a ~ 1 f スイッチング素子、2 a ~ 2 f 還流ダイオード、3 a, 3 b, 3 c 1, 3 c 2, 3 c 3


回路パターン導体層、4 基板、5 a ボンディング ワイヤ、61~64 導電性接着シート、7 制御回 路。


[図1]




[図2]












【図6】



[図8]



[図9]



【図11】

